(19) Japanese Patent Office (JP)

(12) Publication of Patent Application (A)

(11) Publication No.: 11352464 A

(43) Date of publication: 24.12.99

(22) Date of filing: 08.06.98

(54) [Title of the invention]

LIQUID CRYSTAL DISPLAY DEVICE AND LIQUID CRYSTAL DISPLAY PANEL

Page 2, 1st column to page 3 2nd column, Claims 1-10

[Claims]

[Claim 1] A liquid crystal display panel, a liquid is sealed between the plurality of pixel electrode arrayed in a matrix and a opposition electrode;

in each column, all pixel electrodes are connected electrically to the corresponding signal lines via respective thin film transistor;

in each row, respective control terminal of the thin film transistor belonging odd number column is connected electrically to the gate line which is shared with an adjacent row, respective control terminal of the thin film transistor belonging even number column is connected electrically to the gate line which is shared with the other adjacent row, respective pixel electrode belonging odd number column is connected electrically to the gate line which is shared with said the other adjacent row via corresponding signal storage auxiliary capacitance, respective pixel electrode belonging even number column is connected electrically to the gate line which is shared with said the adjacent row via corresponding signal storage auxiliary capacitance.

[Claim 2] A liquid crystal display device comprising

the liquid crystal panel according to claim 1;

a means for applying constant voltage to the opposite electrode;

a gate line driving means for driving the gate line by switching a first gate voltage and a second gate voltage by each period corresponding to one frame period alternately by extending the first gate voltage and the second gate voltage for one phase period in order to make their periods as 2 phase periods and supplying them to the gate line by progressive scanning, wherein the first gate voltage has a first voltage level which is a normal voltage level in a first phase, a second voltage level which is higher than the first voltage level and

can maintain the thin film transistor in off state in a first phase, a third voltage level which turns on the thin film transistor in a second phase, and a fourth voltage level which is higher than the first voltage level and turns off the thin film transistor in the third phase; the second gate voltage has a fifth voltage level which is lower than the first voltage level in the first phase, a sixth voltage level which turns on the thin film transistor in the second phase, and a seventh voltage level which is lower than the first voltage level in the third phase;

a signal line driving means for driving the signal line of each column during the period when the gate line are activated by the first voltage level or the second voltage level in the second phase and applying the gradation voltage having the voltage level corresponding to the desired display gradation to respective pixel electrode via the thin film transistor in on state.

[Claim 3] The liquid crystal display device according to claim 2, further comprises a voltage generation means for controlling the said gate line driving means to output the same voltage level regarding the second voltage level and the fourth voltage level, the third voltage level and the sixth voltage level, and the fifth voltage level and the seventh voltage level.

[Claim 4] A liquid crystal display panel, a liquid is sealed between the plurality of pixel electrode arrayed in a matrix and a opposition electrode;

in each column, all pixel electrodes are connected electrically to each signal line via corresponding thin film transistor;

in each row, all control terminal of the thin film transistor is connected electrically to the gate line;

wherein a first pixel whose pixel electrode is connected electricall to the gate line in one former stage of row via the signal storage auxiliary capacitance and a second pixel whose pixel electrode is connected electrically to the gate line in two former stage of row via the signal storage auxiliary capacitance, and the first pixel and the second pixel are arrayed in a checkered pattern.

[Claim 5] A liquid crystal display device comprising

the liquid crystal panel according to claim 4;

a means for applying constant voltage to the opposite electrode;

a gate line driving means for supplying a first gate voltage or a second gate voltage to the gate line by switching them alternately by each period corresponding to one frame period and driving the gate line with progressive scanning by the first voltage level or the second voltage level by one phase priod interval, wherein the first gate voltage has a first voltage level which turns on the thin film transistor in the first phase, a second voltage level which is a normal voltage in the second phase, a third voltage level which is lower than the second voltage level in the second phase, a fourth voltage level which is higher than the second voltage level and maintains the thin film transistor in off state in the third phase; the second gate voltage has a fifth voltage level which turns on the thin film transistor in the first phase, a sixth voltage level which is higher than the second voltage level and turns off the thin film transistor in the second phase, and a seventh voltage level which is lower than the second voltage level in the third phase;

a signal line driving means for driving the signal line of each column during the period when the gate line are activated by the first voltage level or the second voltage level in the second phase and applying the gradation voltage having the voltage level corresponding to the desired display gradation to respective pixel electrode via the thin film transistor in on state.

[Claim 6] A liquid crystal display panel, a liquid is sealed between the plurality of pixel electrode arrayed in a matrix and a opposition electrode;

in each column, all pixel electrodes are connected electrically to each signal line via corresponding thin film transistor;

in each row, all control terminal of the thin film transistor is connected electrically to the gate line;

wherein a first pixel whose pixel electrode is connected electricall to the gate line in one former stage of row via the signal storage auxiliary capacitance and a second pixel whose pixel electrode is connected electrically to the gate line in one latter stage of row via the signal storage auxiliary capacitance, and the first pixel and the second pixel are arrayed in a checkered pattern.

[Claim 7] A liquid crystal display device comprising

the liquid crystal panel according to claim 4;

a means for applying constant voltage to the opposite electrode;

a gate line driving means for supplying a first gate voltage or a second gate voltage to the gate line by switching them alternately by each period corresponding to one frame period and driving the gate line with progressive scanning by the first voltage level or the second voltage level by one phase priod interval, wherein the first gate voltage has a first voltage level which is a normal voltage in the first phase, a second voltage level which is higher than the first voltage level and maintains the thin film transistor in off state in the first phase, a third voltage level which turns the thin film transistor in on state in the second phase, and a fourth voltage level which is lower than the first voltage level in the third phase; the second gate voltage has a fifth voltage level which is lower than the first voltage level in the first phase, a sixth voltage level which turns on the thin film transistor in the second phase, a seventh voltage level which is higher than the first voltage level and turns off the thin film transistor in the third phase;

a signal line driving means for driving the signal line of each column during the period when the gate line are activated by the first voltage level or the second voltage level in the second phase and applying the gradation voltage having the voltage level corresponding to the desired display gradation to respective pixel electrode via the thin film transistor in on state.

[Claim 8] A liquid crystal display panel, a liquid is sealed between the plurality of pixel electrode arrayed in a matrix and a opposition electrode;

in each column, all pixel electrodes are connected electrically to each signal line via corresponding thin film transistor;

in each row, a first gate line and a second gate line are formed; and a control terminal of the thin film transistor is connected electrically to the corresponding the first gate line or the second gate line wherein a first pixel whose pixel electrode is connected electricall to the first gate line or the second gate line in one former stage of row; and a control terminal of the thin film transistor is connected electrically to the corresponding the second gate line or the first gate line wherein a second pixel whose pixel electrode is connected electrically to the first gate line or the second gate line in one latter stage of row; and the first pixel and the second pixel are arrayed in a checkered pattern.

[Claim 9] A liquid crystal display device comprising

the liquid crystal panel according to claim 8;

a means for applying constant voltage to the opposite electrode;

a gate line driving means for supplying a first gate voltage or a second gate voltage to the first gate line or the second gate line by switching them alternately by each period corresponding to one frame period and driving the gate line with progressive scanning by the first voltage level or the second voltage level by one phase priod interval, wherein the first gate voltage has a first voltage level which turns the thin film transistor in on state in the first phase, a second voltage level which is a normal voltage in the second phase, a third voltage level which is higher than the second voltage level and turn the thin film transistor in off state in the second phase; the second gate voltage has a fourth voltage level which turns the thin film transistor in on state in the first phase, a fifth voltage level which is lower than the second voltage level in the second phase;

a signal line driving means for driving the signal line of each column during the period when the first gate line and the second gate line are activated by the first voltage level or the second voltage level in the second phase and applying the gradation voltage having the voltage level corresponding to the desired display gradation to respective pixel electrode via the thin film transistor in on state.

[Claim 10] A liquid crystal display device comprising

the liquid crystal panel according to claim 8;

a driving an opposition electrode driving means for switching the voltage of the opposition electrode between the first voltage level and the second voltage level alternately by each gate selection period;

a gate line driving means for supplying a first gate voltage or a second gate voltage to the gate line by switching them alternately by each period corresponding to one frame period and driving the gate line with progressive scanning by shifting the first gate voltage period and the second gate voltage period by one phase priod alternetely, wherein regarding the first gate voltage, in a non-selected period, the first gate voltage has a third and fourth voltage level which maintains the thin film transistor in off state in the first phase and the second phase respectively sychronous to the opposition electrode voltage phase, in a selected period corresponding to the first phase, the first gate voltage has a fifth voltage level which turns the thin film transistor in on state; regarding the second gate voltage, in a non-selected period, the second gate voltage has a sixth and seventh voltage level which maintains the thin film transistor in off state in the first phase and the second phase respectively sychronous to the opposition electrode voltage phase, in a selected period corresponding to the second phase, the first gate voltage has a ninth voltage level which turns the thin film transistor in on state;

a signal line driving means for driving the signal line of each column during the period

when the first gate line and the second gate line are selected by the first voltage level or the second voltage level and applying the gradation voltage having the voltage level corresponding to the desired display gradation to respective pixel electrode via the thin film transistor in on state.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11352464 A

(43) Date of publication of application: 24.12.99

(51) Int. CI

G02F 1/133

G02F 1/136

G09G 3/36

(21) Application number: 10175427

(22) Date of filing: 08.06.98

(71) Applicant:

TEXAS INSTR JAPAN LTD

(72) Inventor:

NISHIMURA MASAHITO FUKUMOTO TATSUHISA

FUJIMAKI ISAO


(54) LIQUID CRYSTAL DISPLAY DEVICE AND LIQUID P_{i-j}, P_{i-j+2} is connected with rear next gate line Y_{i+1}. **CRYSTAL PANEL**

(57) Abstract:

PROBLEM TO BE SOLVED: To achieve load reduction and dot reversal of a signal line driver at the same time on a thin film transistor(TFT) type liquid crystal display device.

SOLUTION: In each column (for instance, column j), all pixel electrodes P_{i-1,j}, P_{i,j}, P_{i+1,j}... are connected with signal lines of each row ... X_{j-1} , X_j , X_{j+1} ... via respectively corresponding TFT... TFT_{i-1}, TFT_{i-j}, TFT_{i-1,j}.... In each row (for instance, row i), control terminals of each TFT belonging to odd number columns...(j-1), (j+1)... are connected with rear next gate line Yi, and control terminals of each TFT belonging to even number columns... (j-2), j, (j+2)... are connected with front next gate line Yi-1. Moreover, each pixel electrode belonging to the odd number columns ...P_{i,j-1}, P_{i,j+1},... is electrically connected with front next gate line Yi-1 via each corresponding signal accumulation assistance capacity CS, and each pixel electrode belonging to the even number columns... Pinj-21

COPYRIGHT: (C)1999,JPO



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-352464

(43)公開日 平成11年(1999)12月24日

(51) Int.Cl. 6		識別記号	FΙ		
G02F	1/133	5 5 0	G 0 2 F	1/133	5 5 0
	1/136	500		1/136	500
G09G	3/36		G 0 9 G	3/36	

審査請求 未請求 請求項の数10 FD (全 25 頁)


(21)出願番号	特顏平10-175427	(71)出願人 390020248 日本テキサス・インスツ	ノルメンツ株式会社
(22)出願日	平成10年(1998) 6月8日	東京都新宿区西新宿67 宿三井ピル	
		(72)発明者 西村 雅人 埼玉県鳩ケ谷市南3丁目 キサス・インスツルメン	
		(72)発明者 福本 達久 埼玉県鳩ケ谷市南3丁目 キサス・インスツルメン	
		(72)発明者 藤巻 功 埼玉県鳩ケ谷市南3丁E キサス・インスツルメン	
		(74)代理人 弁理士 佐々木 盟孝	

(54) 【発明の名称】 液晶表示装置および液晶パネル

(57)【要約】 (修正有)

【課題】 薄膜トランジスタ (TFT) 型の液晶表示装置において信号線ドライバの負担軽減とドット反転を同時に実現する。

【解決手段】 各列(たとえば i 列)において、全ての画素電極…Pi-1, i . Pi, i . Pi+1, i …が、それぞれ対応するTFT…TFTi-1, i . TFTi, i . TFTi-1, i …を介して各列の信号線…Xi-1 . Xi . Xi+1 … に接続する。各行(たとえば i 行)においては、奇数列…. (i-1) . (i+1) …に属する各TFTの制御端子が後隣のゲート線 Yi に接続され、偶数列…. (i-2) . i . (i+2) …に属する各TFTの制御端子が前隣のゲート線 Yi-1 に接続する。また、奇数列…. に属する各画素電極…Pi, i-1 . Pi, i+1 …が各対応する信号蓄積補助容量 CS を介して前隣のゲート線 Yi-1 に電気的に接続し、偶数列…. に属する各画素電極…Pi . i-2 . i-1 .



【特許請求の範囲】

【請求項1】 マトリクス状に配置された複数の画素電極と1つの対向電極との間に液晶が充填され、各列において全ての画素電極がそれぞれ対応する薄膜トランジスタを介して各列分の信号線に電気的に接続され、各行において、奇数列に属する各々の前記薄膜トランジスタの制御端子が一方の隣の行と共有するゲート線に電気的に接続されるとともに、偶数列に属する各々の前記画素 10電極が各対応する信号蓄積補助容量を介して前記他方の隣の行と共有するゲート線に電気的に接続されるとともに、偶数列に属する各々の前記画素電極が各対応する信号蓄積補助容量を介して前記一方の隣の行と共有するゲート線に電気的に接続されている液晶パネル。

【請求項2】 請求項1の液晶パネルと、前記対向電極 に一定の電圧を印加する手段と、

第1のフェーズで定常の第1の電圧レベルよりも高く前 記薄膜トランジスタをオフ状態に維持する第2の電圧レ ベルを有し、第2のフェーズで前記薄膜トランジスタを 20 オンさせる第3の電圧レベルを有し、第3のフェーズで 前記第1の電圧レベルよりも高く前記薄膜トランジスタ をオフにする第4の電圧レベルを有する第1のゲート電 圧と、第1のフェーズで前記第1の電圧レベルよりも低 い第5の電圧レベルを有し、第2のフェーズで前記薄膜 トランジスタをオンにする第6の電圧レベルを有し、第 3のフェーズで前記第1の電圧よりも低い第7の電圧レ ベルを有する第2のゲート電圧とを互いにほぼ1フェー ズ期間だけ時間をずらしてそれぞれほぼ2フェーズ期間 の周期で前記ゲート線に線順次走査で順次供給し、前記 30 第1および第2のゲート電圧を1フレーム期間に相当す る周期で交互に切り換えて各々の前記ゲート線を駆動す るゲート線駆動手段と、

各々の前記ゲート線が前記第1または第2のゲート電圧の第2のフェーズで活性化される期間中に各列の前記信号線を駆動して、オン状態となっている各々の前記薄膜トランジスタを介して各対応する前記画素電極に所望の表示階調に対応した電圧レベルを有する階調電圧を印加する信号線駆動手段とを有する液晶表示装置。

【請求項3】 前記ゲート線駆動手段が、前記第2の電圧レベルと前記第4の電圧レベル、前記第3の電圧レベルと前記第6の電圧レベル、および前記第5の電圧レベルと前記第7の電圧レベルをそれぞれ等しい電圧レベルで出力する電圧発生手段を有することを特徴とする請求項2に記載の液晶表示装置。

【請求項4】 マトリクス状に配置された複数の画素電極と1つの対向電極との間に液晶が充填され、各列において全ての画素電極がそれぞれ対応する薄膜トランジスタを介して各列分の信号線に電気的に接続され、各行において全ての前記薄膜トランジスタの制御端子が各行の

ゲート線に電気的に接続され、前記画素電極が各対応する信号蓄積補助容量を介して1つ前段の行のゲート線に電気的に接続される第1の画素と、前記画素電極が各対応する信号蓄積補助容量を介して2つ前段の行のゲート線に電気的に接続される第2の画素とが市松模様のパターンで配置されている液晶パネル。

【讃求項 5 】 讃求項 4 の液晶パネルと、前記対向電極 に一定の電圧を印加する手段と、

第1フェーズで前記薄膜トランジスタをオンさせる第1 の電圧レベルを有し、第2のフェーズで定常の第2の電 圧レベルよりも低い第3の電圧レベルを有し、第3のフ ェーズで前記第2の電圧レベルよりも高く前記薄膜トラ ンジスタをオフ状態に維持する第4の電圧レベルを有す る第1のゲート電圧と、第1のフェーズで前記薄膜トラ ンジスタをオンさせる第5の電圧レベルを有し、第2の フェーズで前記第2の電圧レベルよりも高く前記薄膜ト ランジスタをオフ状態にする第6の電圧レベルを有し、 第3のフェーズで前記第2の電圧レベルよりも低い第7 の電圧レベルを有する第2のゲート電圧とを17レーム 期間に相当する周期で交互に切り換えて各々の前記ゲー ト線に供給し、同一フレーム内では前記第1もしくは第 2のゲート電圧によりほぼ1フェーズ期間の時間間隔で 前記ゲート線を線順次走査で順次駆動するゲート線駆動 手段と、

各々の前記ゲート線が前記第1または第2のゲート電圧 の第2のフェーズで活性化される期間中に各列の前記信 号線を駆動して、オン状態となっている各々の前記薄膜 トランジスタを介して各対応する前記画素電極に所望の 表示階額に対応した電圧レベルを有する階調電圧を印加 する信号線駆動手段とを有する液晶表示装置。

【請求項6】 マトリクス状に配置された複数の画素電極と1つの対向電極との間に液晶が充填され、各列において全ての画素電極がそれぞれ対応する薄膜トランジスタを介して各列分の信号線に電気的に接続され、各行において全ての前記薄膜トランジスタの制御端子が各行のゲート線に電気的に接続され、前記画素電極が各対応する信号蓄積補助容量を介して1つ前段の行のゲート線に電気的に接続される第1の画素と、前記画素電極が各対応する信号蓄積補助容量を介して1つ後段の行のゲート線に電気的に接続される第2の画素とが市松模様のパターンで配置されている液晶パネル。

【請求項7】 請求項6の液晶パネルと、

前記対向電極に一定の電圧を印加する手段と、

第1のフェーズで定常の第1の電圧レベルよりも高く前記薄膜トランジスタをオフ状態に維持する第2のレベルを有し、第2のフェーズで前記薄膜トランジスタをオンさせる第3の電圧レベルを有し、第3のフェーズで前記第1の電圧レベルよりも低い第4の電圧レベルを有する第1のゲート電圧と、第1のフェーズで前記第1の電圧レベルよりも低い第5の電圧レベルを有し、第2のフェ

ーズで前記薄膜トランジスタをオンさせる第6の電圧レベルを有し、第3のフェーズで前記第1の電圧レベルよりも高く前記薄膜トランジスタをオフ状態にする第7の電圧レベルを有する第2のゲート電圧とを1フレーム期間に相当する周期で交互に切り換えて各々の前記ゲート線に供給し、同一フレーム内では前記第1もしくは第2のゲート電圧によりほぼ1フェーズ期間の時間間隔で前記ゲート線を線順次走査で順次駆動するゲート線駆動手段と、

各々の前記ゲート線が前記第1または第2のゲート電圧 10 の第2のフェーズで活性化される期間中に各列の前記信号線を駆動して、オン状態となっている各々の前記薄膜トランジスタを介して各対応する前記画素電極に所望の表示階調に対応した電圧レベルを有する階調電圧を印加する信号線駆動手段とを有する液晶表示装置。

【請求項8】 マトリクス状に配置された複数の画素電極と1つの対向電極との間に液晶が充填され、各列において全ての画素電極がそれぞれ対応する薄膜トランジスタを介して各列分の信号線に電気的に接続され、各行毎に第1および第2のゲート線が設けられ、前記薄膜トランジスタの制御端子が各対応する行の第1もしくは第2のゲート線に電気的に接続されるとともに前記画素電極が1つ前段の行の第1もしくは第2のゲート線に電気的に接続される第1の画素と、前記薄膜トランジスタの制御端子が各対応する行の第2もしくは第1のゲート線に電気的に接続されるとともに前記画素電極が1つ前段の行の第2もしくは第1のゲート線に電気的に接続されるとともに前記画素電極が1つ前段の行の第2もしくは第1のゲート線に電気的に接続される第2の画素とが市松模様のパターンで配置されている液晶パネル。

【請求項9】 請求項8の液晶パネルと、 前記対向電極に一定の電圧を印加する手段と、

第1フェーズで前記薄膜トランジスタをオンさせる第1の電圧レベルを有し、第2のフェーズで定常の第2の電圧レベルよりも高く前記薄膜トランジスタをオフ状態にする第3のレベルを有する第1のゲート電圧と、第1のフェーズで前記薄膜トランジスタをオンさせる第4の電圧レベルを有し、第2のフェーズで前記第2の電圧レベルを有する第2のゲート電圧とを1フレーム期間に相当する周期で交互に切り換えて各行の前記第1および第2のゲート線に供給し、同フレーム内では前記第1および第2のゲート電圧によりほぼ1フェーズ期間の時間間隔で1行ずつ前記ゲート線駆動手段と、

各々の前記ゲート線が前記第1または第2のゲート電圧の第2のフェーズで活性化される期間中に各列の前記信号線を駆動して、オン状態となっている各々の前記薄膜トランジスタを介して各対応する前記画素電極に所望の表示階調に対応した電圧レベルを有する階調電圧を印加する信号線駆動手段とを有する液晶表示装置。

【請求項10】 請求項8の液晶パネルと、

対向電極の電圧をゲート線選択時間毎に交互に第1の電 圧レベルと第2の電圧レベルとに切り換える対向電極駆 動手段と、

非選択時間中は前記対向電極電圧に同期した第1および 第2のフェーズで前記薄膜トランジスタをオフ状態に維 持する第3および第4の電圧レベルをそれぞれ有し、選 択時間に対応する第1フェーズで前記薄膜トランジスタ をオンにする第5の電圧レベルを有する第1のゲート第1 および第2のフェーズで前記薄膜トランジスタをオフ状態 に維持する第6および第7の電圧レベルをそれぞれ有し、選択時間に対応する第2フェーズで前記薄膜トランジスタをオフ では正とを1フレーム期間に相当する原2のゲート電圧とを1フレーム期間に相当する原2フェーズで前記ずで交互に切り り換えて各々の前記ゲート線に供給し、同一フレーム内では前記第1および第2のゲート電圧を1フェーズ期間 だけ時間をずらして前記ゲート線に線順次走査で順次供 給するゲート線駆動手段と、

各々の前記ゲート線が前記第1または第2のゲート電圧 20 によって選択されている期間中に各列の前記信号線を駆 動して、オン状態となっている各々の前記薄膜トランジ スタを介して各対応する前記画素電極に所望の表示階間 に対応した電圧レベルを有する階調電圧を印加する信号 線駆動手段とを有する液晶表示装置。

【発明の詳細な説明】

[0010]

30 [0020]

【従来の技術】図26に、ゲート線の駆動方法として容 量結合駆動方式が用いられる従来のTFT液晶パネルの 回路構成を示す。

【0030】この種の液晶パネルは、複数本のゲート線 … Y i-1, Y i, Y i+1 … と複数本の信号線 … X i-1, X i, X i+1 … とをマトリクス状に交差配置し、各交差点の画素に透明導電膜からなる1個の画素電極 P と 1 個の薄膜トランジスタTFTを配置してなる。ここでは、 … (i-2), i, (i+2)…を偶数行とし、… (i-1), (i+1)…を奇数行とする。

【0040】各画素電極Pと対向電極COMと両者の問に挟まれた液晶Qによって1画素分の信号蓄積容量CLが構成される。また、各画素電極Pが形成される側と同じ側に、信号蓄積補助容量CSを形成するための補助電極Gが配置されている。この液晶パネルでは、各補助電極Gが前段(前隣)のゲート線Yの延長部分によって構成されている。

【0050】各列 (たとえば i 列) においては、全ての 画素電極… Pi-1, j 、 Pi, j 、 Pi+1, j …が、それぞれ 50 対応する薄膜トランジスタ… T F Ti-1, j 、 T F Ti, j

. TFTi+1.j …を介して各列の信号線Xj に電気的 に共通接続されている。各行(たとえばi行)において は、その行の全ての薄膜トランジスタ…TFTi,i-1. TFTi.j. TFTi.j+1 …の制御端子が共通のゲート 線Yiに電気的に接続されるとともに、全ての画素電極 …Pi,i-1. Pi,i. Pi,i+1 …がそれぞれ対応する信 号蓄積補助容量CS を介して1つ前段(前隣)のゲート 線Yi-1 に電気的に接続されている。

【0060】ゲート線…Yi-1. Yi. Yi+1…は、ゲ ート線ドライバ (図示せず) により1フレーム期間 (1 10 V) 内に通常は線順次走査で1行ずつ選択されてアクテ ィブ状態に駆動される。

【0070】図27に、このTFT液晶パネルのゲート 線Yを駆動するためのゲート電圧の波形およびタイミン

【0080】この容量結合駆動方式では、対向電極CO Mに一定の対向電圧 V COM を印加しながら、図示のよう に波形の異なる2つのゲート電圧 da 、db を一定時間 ずらして交互に線順次走査でゲート線…Yi-1, Yi, Y i+1 …に 順次供給する。 そして、 各ゲート線 … Y i-1 . Yi . Yi+1 …に対しては、ゲート電圧 da . dbを 1フレーム期間に相当する周期TFで交互に印加する。 【0090】一方のゲート電圧もaは、2つのフェーズ からなり、第1のフェーズでは薄膜トランジスタTFT をオンさせる電圧レベルv2を有し、第2のフェーズで は定常の電圧レベルv1よりも低い電圧レベルv3を有 している。他方のゲート電圧 ab も、2 つのフェーズか らなり、第1のフェーズでは上記電圧レベル v 2 を有 し、第2のフェーズでは定常レベル v1 よりは高く薄膜 トランジスタTFTをオフにする電圧レベルv4 を有し ている。両ゲート電圧 da. db は第1フェーズの期間 だけ互いに時間をずらした関係にある。

【0100】図27には、この液晶パネル内で連続する 2つのゲート線Yi,Yi+1上の各画素電極の電位(画素 電位) の時間的変化も示してある。

【0 1 1 0】 いま、 (i-1) 行のゲート線 Yi-1 がゲ ート電圧 da で駆動されるとき、このゲート電圧 da が 第1フェーズで定常の電圧レベル v1 から電圧レベル v 2 まで上昇すると、信号蓄積補助容量CSのカップリン グ効果によって i 行上の各画素電極… Pi,j-1 . Pi,j , Pi,j+1 …の電位がそれまでの対向電極電圧 V COMよ りも低いレベル(①)から対向電極電圧 V COM よりも高 い値(②)まで大きく上昇する。

【0 1 2 0】 次に、ゲート線 Y i-1 上のゲート電圧 da が第2フェーズで定常レベルv1 よりも低い電圧レベル v3 まで下がると、信号蓄積補助容量CS のカップリン グ効果によってi行上の各画素電極…Pi.i-1、Pi.i 、 Pi.i+1 …の電位がいったん対向電極電圧 V COM よ りも低い値まで下がる(③)。しかし、これと同時に、 i 行のゲート線 Y i 上でゲート電圧 d b が第 1 フェーズ 50 圧 V COM 付近の値となる(②')。

で定常レベルマ1から高い電圧レベルマ2まで上がり、 i 行の全ての薄膜トランジスタ…TFTi,i-1. TFT i,i. TFTi,i+1 …がオン状態となる。

6

【0130】この状態の下で、信号線ドライバ(図示せ ず)より、対向電極電圧 V COM を中心として所定の電圧 範囲Vk 内の電圧レベルを有する各階調電圧が各信号線 … X j-1 . X j . X j+1 …に供給され、各画素電極… P i,i-1 . Pi,i . Pi,i+1 …の電位は対向電極電圧 V CO M付近の値となる(④)。

【0140】一方、上記のようにゲート線 Yi 上のゲー ト電圧 4 b が第1フェーズで高い電圧レベル v 2 まで上 がった時に、信号蓄積補助容量CS のカップリング効果 によって次段の (i+1) 行上の各画素電極… Pi+1, i-1. Pi+1.i. Pi+1.i+1 …の電位がそれまでの対向電 極電圧∨COM よりも高いレベル (①') からさらに高い レベル(②')まで大きく上昇する。

【0 1 5 0】次に、ゲート線Yi 上のゲート電圧 ab が 第2フェーズの電圧レベルv4 まで下がって、i行の各 蒋膜トランジスタ…TFTi,i-1、 TFTi.i、 TFT i.i+1 …がオフ状態に戻り、各画素電極… Pi.i-1 , P i,i, Pi,i+1 …はフローティング状態となる。この 時、前段のゲート線Yi-1 上でゲート電圧 db が第2フ ェーズの低電圧レベルv3 から定常レベルv1 まで上昇 することにより、信号蓄積補助容量CS のカップリング 効果によって各画素電極… Pi,i-1. Pi,i. Pi,i+1 …の電位は対向電極電圧 V COM よりも高いレベルまで上 昇する(⑤)。

【0160】以後、ゲート電圧 🛮 b が第2フェーズの電 圧レベルマ4 から定常の電圧レベルマ1 に下がった時 TFTi.i+1 …のゲート・ソース間容量によるフィード ・スルー効果で少し下がるものの、各画素電極…Pi,i-1. Pi,j. Pi,j+1 …の電位は対向電極電圧 V COM よ りも高いレベル(⑥)に維持される。

【0170】一方、上記のようにi行ゲート線Yi上の ゲート電圧 db が第2フェーズで電圧レベル v4 まで下 がると、信号蓄積補助容量CS のカップリング効果によ って (i+1) 行上の各画素電極…Pi+1,i-1, Pi+1, i . Pi+1,i+1 …の電位が元のレベル(①')付近まで 下がる(③')。そして、これと同時に、(i+1)行 ゲート線Yi+1 上でゲート電圧 da が第1フェーズで高 い電圧レベル v 2 まで上昇し、これにより(i+1)行 の全ての薄膜トランジスタ…TFTi+1.i-1. TFTi+ 1.j. TFTi+1.j+1 …がオン状態となる。

【0180】この状態の下で、信号線ドライバより、対 向電極電圧 V COM を中心として所定の電圧範囲 V k 内の 電圧レベルを有する各階調電圧が各信号線…Xi-1, X i . Xi+1 …に供給されることにより、各面素電極…P i+1, j-1 , Pi+1, j , Pi+1, j+1 …の電位は対向電極電 【0190】次に、ゲート線Yi+1上のゲート電圧 d a が第2フェーズで電圧レベルv3まで下がって、各 p i トランジスタ…TFTi+1,i-1. TFTi+1,i. TFTi+1,i+1…がオフ状態に戻り、各 画 需電極… Pi+1,i-1. Pi+1,i. Pi+1,i+1…はフローティング状態となる。この時、前段のi行のゲート線Yi上でゲート電圧 d b が第2フェーズの電圧レベルv4から定常のレベルv1まで下がることにより、信号器積補助容量CSのカ

v1 まで下がることにより、信号蓄積補助容量CS のカップリング効果により各画素電極… Pi+1,i-1. Pi+1, i. Pi+1.i+1 …の電位が対向電極電圧 V COM よりも低 10 いレベルまで低下する (⑤')。

【0200】以後、ゲート電圧 & a が第2フェーズの電 圧レベル v 4 から定常の電圧レベル v 1 に上がった時 に、各薄膜 トランジスタ…TFTi+1, i-1 . TFTi+1, i . TFTi+1, i+1 …のゲート・ソース 叫容量によるフィード・スルー効果で少し上がるものの、各画素電極… Pi+1, i-1 . Pi+1, i , Pi+1, i+1 …の電位は対向電極電圧 V COM よりも低いレベル (⑥') に維持される。

【0210】このように、当該フレーム期間内に、i行の各画素電極…Pi,i-1. Pi,i. Pi,i+1…には対向 20電極電圧VCOM よりも高い階調電圧が告き込まれ、(i+1)行の各画素電極…Pi+1,i-1. Pi+1,i. Pi+1,i+1…には対向電極電圧VCOM よりも低い階調電圧が告き込まれる。

【0220】 同様にして、他の全ての偶数行… (i - 2). (i + 2)…の各画素電極 P には対向電極電圧 V COM より高い階調電圧が書き込まれ、他の全ての奇数行… (i - 1). (i + 3)…の各画素電極 P には対向電極電圧 V COM より低い階調電圧が書き込まれる。

【0230】 次のフレーム期間内では、各ゲート線… Yi-1、 Yi、 Yi+1 …を駆動するゲート電圧 & a、 & b が互いに入れ替わり、偶数行の各ゲート線… Yi-2、 Yi、 Yi+2 …にはゲート電圧 & a が供給され、奇数行の各ゲート線… Yi-1、 Yi+1…にはゲート電圧 & b が供給される。これにより、上記と動作が反対になり、偶数行… (i-2)、 i、 (i+2) …の各画素電極 Pには対向電極電圧 V COM よりも低い階調電圧が告き込まれ、奇数行… (i-1)、 (i+1) …の各画素電極 Pには対向電極電圧 V COM よりも高い階調電圧が告き込まれる

[0240]

【発明が解決しようとする課題】上記の容量結合駆動方式によれば、ゲート電圧 da. db と信号蓄積容量 Cs を用いた容量結合駆動により、対向電極電圧 V COM を一定レベルに固定するコモン一定駆動法において信号線 X に供給する階調電圧の範囲(振幅) V k を小さくできるため、小型・低電圧型の信号線ドライバを使用できるという利点がある。

【0250】しかしながら、上記のような容量結合駆動 を有し、第3のフェーズで前記第1の電圧よりも低い第 方式では、上記容量結合駆動が各行の全ての画素につい 50 7の電圧レベルを有する第2のゲート電圧とを互いにほ

て同じ作用で行われるため、Y方向における1画素毎の 反転(ライン反転)は可能であるものの、X. Y双方向 における1画素毎の反転(ドット反転)は行えないとい う不都合がある。

【0260】図28に、ドット反転のパターンを示す。 図示のように、フレームドが切り替わる度毎に(Fn. Fn+1)、液晶パネル内の各画素に告き込まれる階調で 圧の極性が交互に反転する。そして、Y方向で1ライン 毎に各画素の極性が反転するととともに、X方向でも1 画素毎に極性が反転する。

【0270】ドット反転においては、隣合う信号線ない し画素電極で階調電圧の極性が反転するので、皆き込み 時に対向電極等で流れる電流が隣同士で打ち消し合い、 これによって表示品質の低下が抑制される。ドット反転 は、これからの高精細化パネルで要求される駆動様式で ある。

【0280】本発明は、かかる問題点に鑑みてなされたもので、コモン一定駆動法において信号線ドライバの負担軽減とドット反転を同時に実現する液晶パネルおよび液晶表示装置を提供することを目的とする。

[0290]

【課題を解決するための手段】上記の目的を達成するた めに、本発明の第1の液晶パネルは、マトリクス状に配 置された複数の画素電極と1つの対向電極との間に液晶 が充填され、各列において全ての画素電極がそれぞれ対 応する薄膜トランジスタを介して各列分の信号線に電気 的に接続され、各行において、奇数列に属する各々の前 記薄膜トランジスタの制御端子が一方の隣の行と共有す るゲート線に電気的に接続されるとともに、偶数列に属 する各々の前記薄膜トランジスタの制御端子が他方の隣 の行と共有するゲート線に電気的に接続され、奇数列に 属する各々の前記画素電板が各対応する信号蓄積補助容 量を介して前記他方の隣の行と共有するゲート線に電気 的に接続されるとともに、偶数列に属する各々の前記画 素電極が各対応する信号蓄積補助容量を介して前記一方 の隣の行と共有するゲート線に電気的に接続されている **雄成とした。**

【0300】本発明の第1の液晶表示装置は、上記第1の液晶パネルと、前記対向電極に一定の電圧を印加する40 手段と、第1のフェーズで定常の第1の電圧レベルよりも高く前記薄膜トランジスタをオフ状態に維持する第2の電圧レベルを有し、第2のフェーズで前記第1の電圧レベルを有する第4の電圧レベルを有する第1のゲート電圧と、第1のフェーズでは前配第1の電圧レベルよりも低い第5の電圧レベルを有し、第2のフェーズで前記薄膜トランジスタをオンにする第6の電圧レベルを有し、第3のフェーズで前記第1の電圧よりも低い第507の電圧となりなどには

9

は1フェーズ期間だけ時間をずらしてそれぞれほぼ2フェーズ期間の周期で前記ゲート線に線順次走査で順次供給し、前記第1および第2のゲート電圧を1フレーム期間に相当する周期で交互に切り換えて各々の前記ゲート線を駆動するゲート線駆動手段と、各々の前記ゲート線が前記第1または第2のゲート電圧の第2のフェーズで活性化される期間中に各列の前記信号線を駆動して、オン状態となっている各々の前記薄膜トランジスタを介して各対応する前記画素電極に所望の表示階詞に対応した電圧レベルを有する階調電圧を印加する信号線駆動手段10とを有する構成とした。

【0310】本発明の一実施態様によれば、上記第1の液晶表示装置において、前記ゲート線駆動手段が、前記第2の電圧レベルと前記第4の電圧レベル、前記第3の電圧レベルと前記第6の電圧レベル、および前記第5の電圧レベルと前記第7の電圧レベルをそれぞれ等しい値で出力する電圧レベル発生手段を有する。

【0320】また、本発明の第2の液晶パネルは、マトリクス状に配置された複数の画素電極と1つの対向電極との間に液晶が充填され、各列において全ての画素電極 20がそれぞれ対応する薄膜トランジスタを介して各列分の信号線に電気的に接続され、各行において全ての前記薄膜トランジスタの制御端子が各行のゲート線に電気的に接続され、前記画素電極が各対応する信号蓄積補助容量を介して1つ前段の行のゲート線に電気的接続されている第1の画素と、前記画素電極が各対応する信号蓄積補助容量を介して2つ前段の行のゲート線に電気的接続されている第2の画素とが市松模様のパターンで配置されている構成とした。

【0330】本発明の第2の液晶表示装置は、上記第2 の液晶パネルと、前記対向電極に一定の電圧を印加する 手段と、第1フェーズで前記薄膜トランジスタをオンさ せる第1の電圧レベルを有し、第2のフェーズで定常の 第2の電圧レベルよりも低い第3の電圧レベルを有し、 第3のフェーズで前記第2の電圧レベルよりも高く前記 薄膜トランジスタをオフ状態に維持する第4の電圧レベ ルを有する第1のゲート電圧と、第1のフェーズで前記 薄膜トランジスタをオンさせる第5の電圧レベルを有 し、第2のフェーズで前記第2の電圧レベルよりも高く 前記薄膜トランジスタをオフ状態にする第6の電圧レベ 40 ルを有し、第3のフェーズで前記第2の電圧レベルより も低い第7の電圧レベルを有する第2のゲート電圧とを 1フレーム期間に相当する周期で交互に切り換えて各々 の前記ゲート線に供給し、同一フレーム内では前記第1 もしくは第2のゲート電圧によりほほ1フェーズ期間の 時間間隔で前記ゲート線を線順次走査で順次駆動するゲ ート線駆動手段と、各々の前記ゲート線が前記第1また は第2のゲート電圧の第2のフェーズで活性化される期 間中に各列の前記信号線を駆動して、オン状態となって いる各々の前記薄膜トランジスタを介して各対応する前 50

記画素電極に所望の表示階調に対応した電圧レベルを有する階調電圧を印加する信号線駆動手段とを有する構成とした。

【0340】本発明の第3の液晶パネルは、マトリクス 状に配置された複数の画素電極と1つの対向電極との間 に液晶が充填され、各列において全ての画素電極がそれ ぞれ対応する薄膜トランジスタを介して各列分の信号線 に電気的に接続され、各行において全ての前記薄膜トラ ンジスタの制御端子が各行のゲート線に電気的に接続され、 前記画素電極が各対応する信号蓄積補助容量を介し て1つ前段の行のゲート線に電気的に接続される第1の 画素と、前記画素電極が各対応する信号蓄積補助容量を 介して1つ後段の行のゲート線に電気的に接続される第 2の画素とが市松模様のパターンで配置されている構成 と1た。

【0350】本発明の第3の液晶表示装置は、上記第3 の液晶パネルと、前記対向電極に一定の電圧を印加する 手段と、第1のフェーズで定常の第1の電圧レベルより も高く前記薄膜トランジスタをオフ状態に維持する第2 のレベルを有し、第2のフェーズで前記薄膜トランジス タをオンさせる第3の電圧レベルを有し、第3のフェー ズで前記第1の電圧レベルよりも低い第4の電圧レベル を有する第1のゲート電圧と、第1のフェーズで前記第 1の電圧レベルよりも低い第3の電圧レベルを有し、第 2のフェーズで前記薄膜トランジスタをオンさせる第6 の電圧レベルを有し、第3のフェーズで前記第1の電圧 レベルよりも高く前記薄膜トランジスタをオフ状態にす る第7の電圧レベルを有する第2のゲート電圧とを1フ レーム期間に相当する周期で交互に切り換えて各々の前 記ゲート線に供給し、同一フレーム内では前記第1もし くは第2のゲート電圧によりほぼ1フェーズ期間の時間 **間隔で前記ゲート線を線順次走査で順次駆動するゲート** 線駆動手段と、各々の前記ゲート線が前記第1または第 2のゲート電圧の第2のフェーズで活性化される期間中 に各列の前記信号線を駆動して、オン状態となっている 各々の前記薄膜トランジスタを介して各対応する前記画 素電板に所望の表示階調に対応した電圧レベルを有する 階調電圧を印加する信号線駆動手段とを有する構成とし

【0360】本発明の第4の液晶パネルは、マトリクス状に配置された複数の画素電極と1つの対向電極との間に液晶が充填され、各列において全ての画素電極がそれぞれ対応する薄膜トランジスタを介して各列分の信号線に電気的に接続され、各行毎に第1および第2のゲート線が設けられ、前記薄膜トランジスタの制御端子が各対応する行の第1または第2のゲート線に電気的に接続される第1の画素と、前記薄膜トランジスタの制御端子が各対応する行の第2または第1のゲート線に電気的に接続されるとともに前記

画素電極が1つ前段の行の第2または第1のゲート線に 電気的に接続される第2の画素とが市松模様のパターン で配置されている構成とした。

【0370】本発明の第4の液晶表示装置は、上記第4 の液晶パネルと、前記対向電極に一定の電圧を印加する 手段と、第1フェーズで前記渉膜トランジスタをオンさ せる第1の電圧レベルを有し、第2のフェーズで定常の 第2の電圧レベルよりも高く前記薄膜トランジスタをオ フ状態にする第3のレベルを有する第1のゲート電圧 と、第1のフェーズで前記薄膜トランジスタをオンさせ 10 る第4の電圧レベルを有し、第2のフェーズで前記第2 の電圧レベルよりも低い第5の電圧レベルを有する第2 のゲート電圧とを1フレーム期間に相当する周期で交互 に切り換えて各行の前記第1および第2のゲート線に供 給し、同一フレーム内では前記第1および第2のゲート 電圧によりほぼ1フェーズ期間の時間間隔で1行ずつ前 記ゲート線を線順次走査で順次駆動するゲート線駆動手 段と、各々の前記ゲート線が前記第1または第2のゲー ト電圧の第2のフェーズで活性化される期間中に各列の 前記信号線を駆動して、オン状態となっている各々の前 20 記薄膜トランジスタを介して各対応する前記画素電極に 所望の表示階調に対応した電圧レベルを有する階調電圧 を印加する信号線駆動手段とを有する構成とした。

【0380】本発明の第5の液晶表示装置は、上記第4 の液晶パネルと、対向電極の電圧をゲート線選択時間毎 に交互に第1の電圧レベルと第2の電圧レベルとに切り 換える対向電極駆動手段と、非選択時間中は前記対向電 極電圧に同期した第1および第2のフェーズで前記薄膜 トランジスタをオフ状態に維持する第3および第4の電 圧レベルをそれぞれ有し、選択時間に対応する第1フェ ーズで前記薄膜トランジスタをオンにする第5の電圧レ ペルを有する第1のゲート電圧と、非選択時間中は前記 対向電極電圧に同期した第1および第2のフェーズで前 記薄膜トランジスタをオフ状態に維持する第6および第 7の電圧レベルをそれぞれ有し、選択時間に対応する第 2フェーズで前記薄膜トランジスタをオンにする第9の 電圧レベルを有する第2のゲート電圧とを1フレーム期 間に相当する周期で交互に切り換えて各々の前記ゲート 線に供給し、同一フレーム内では前記第1および第2の ゲート電圧を1フェーズ期間だけ時間をずらして前記ゲ 40 ート線に線順次走査で順次供給するゲート線駆動手段 と、各々の前記ゲート線が前記第1または第2のゲート 電圧によって選択されている期間中に各列の前記信号線 を駆動して、オン状態となっている各々の前記薄膜トラ ンジスタを介して各対応する前記画素電極に所望の表示 階調に対応した電圧レベルを有する階調電圧を印加する 信号線駆動手段とを有する構成とした。

[0390]

【発明の実施の形態】以下、図1~図25を参照して本 発明の実施例を説明する。 【0400】図1に、本発明の一実施例によるアクティ ブマトリクス方式のフルカラーTFT-LCDの構成を 模式的に示す。

【0410】このTFT-LCDは、TFT液晶パネル10の周辺回路として、ゲート線Y1,Y2,…を駆動するための並列接続されたゲート線ドライバG1,G2,…と、信号線X1,X2,…を駆動するための並列接続された信号線(ソース)ドライバS1,S2,…と、各部の動作を制御するコントローラ12と、表示すべき画像信号に対して所要の信号処理を行う画像信号処理回路14と、フルカラー(多階調表示)を実現するための多階調の電圧を発生する階調電圧発生回路16と、ゲート電圧を生成するための複数種類の電圧レベルを発生する電圧レベル発生回路18とを備えている。

【0420】画像信号処理回路14は、各画素の表示防調を表すディジタルの画像データDXを各信号線ドライバS1.S2.…に供給する。たとえば64階調の場合は、R.G.Bの各画素につき6ピットの画像データDXが画像信号処理回路14より各信号線ドライバS1.S2.…に与えられる。

【0430】コントローラ12は、水平同期信号HSおよび垂直同期信号VSに同期した種々の制御信号またはタイミング信号を各ゲート線ドライバG1、G2、…および各信号線ドライバS1、S2、…に供給する。階調電圧発生回路16は、液晶パネル10のV(電圧)-T(透過率)特性に基づいて表示の多階調に対応した電圧レベルをそれぞれ有する多段階の階調電圧を各信号線ドライバS1、S2、…に供給する。

【0440】図2に本発明の第1の実施例における液晶パネル10の回路構成を示す。この液晶パネル10は、複数本のゲート線…Yi-1、Yi、Yi+1…と複数本の信号線…Xi-1、Xi、Xi+1…とをマトリクス状に交差配置し、各交差点の画素に透明導電膜からなる1個の画素電極Pと1個の薄膜トランジスタTFTを配置してなる。

【0450】なお、図2では、…(i-2)、i、(i+2)…を偶数行とし、…(i-1)。(i+1)…を 奇数行とする。また、…(i-2)、i、(i+2)… を偶数列とし、…(i-1)。(i+1)…を奇数列と する。

【0460】各画素電極Pと対向電極COMと両者の間に挟まれた液晶Qによって1画素分の信号蓄積容量CLが構成される。また、各画素電極Pが形成される個と同じ側に、信号蓄積補助容量CSを形成するための補助電極Gが配置されている。この液晶パネルでは、各行(たとえばi行)において、奇数列の各補助電極Gは前段の(i-1)行と共有する前隣のゲート線Yi-1の延長部分により構成され、偶数列の各補助電極Gは次段の(i+1)行と共有する後隣のゲート線Yi の延長部分によって構成されている。

【0470】各列(たとえば i 列)において、全ての画 素電極…Pi-1,j . Pi,j . Pi+1,j …は、それぞれ対 応する薄膜トランジスタ…TFTi-1,i、TFTi,i、 TFTi+1,i …を介して各列の信号線…Xi-1. Xi. Xi+1 …に電気的に接続されている。

13

【0480】各行(たとえば i 行)においては、奇数列 …、(i-1)、(i+1) …に属する各薄膜トランジ スタ…TFTi, i-1. TFTi, i+1 …の制御端子が後隣 のゲート線Yiに電気的に接続され、偶数列…、(i-2). i. (i+2)…に属する各薄膜トランジスタ… TFTi,i-2. TFTi,i. TFTi,i+2 …の制御端子 が前隣のゲート線Yi-1 に電気的に接続されている。ま た、奇数列…. (i-1). (i+1)…に属する各画 素電極…Pi,j-1. Pi,j+1 …が各対応する信号蓄積補 助容量CSを介して前隣のゲート線Yi-1に電気的に接 続され、偶数列…. (i-2). i. (i+2)…に瓜 する各画素電極… Pi,i-2 . Pi,i . Pi,i+2 …が各対 応する信号蓄積補助容量CS を介して後隣のゲート線Y i+1 に電気的に接続されている。

【0490】この液晶パネル構造は、従来のパネル構造 (図26) と比較して偶数列の各画素内の配線上の相違 があるだけであり、従来と同じ製造プロセスで製作でき る。

【0500】図3に、この実施例における液晶パネル1 0のゲート線Yを駆動するためのゲート電圧の波形およ びタイミングを示す。

【0510】本実施例における容量結合駆動方式では、 対向電極COMに一定の対向電圧 VOOM を印加しなが ら、図示のように波形の異なる2つのゲート電圧 dA. Yi-1 . Yi . Yi+1 …に順次供給する。そして、各ゲ ート線···Yi-1, Yi, Yi+1 ···に対しては、ゲート電 圧はA、 dBを1フレーム期間に相当する周期TFで交 互に印加する。

【0520】一方のゲート電圧 dAは、3つのフェーズ からなり、第1のフェーズでは定常の電圧レベルV1 (たとえば5ポルト) よりも高く薄膜トランジスタTF Tをオフ状態に維持する電圧レベルV2 (たとえば10 ポルト)を有し、第2のフェーズでは薄膜トランジスタ TFTをオンさせる電圧レベルV3 (たとえば25ポル 40 ト)を有し、第3のフェーズでは電圧レベルV2を有す る。

【0530】他方のゲート電圧 aBも、3つのフェーズ からなり、第1のフェーズでは定常の電圧レベルV1 よ りも低い電圧レベルV4 (たとえば0ポルト)を有し、 第2のフェーズでは電圧レベルⅤ3を有し、第3のフェ ーズでは電圧レベルV4 を有する。両ゲート電圧 dA、 aB は第1フェーズの期間だけ互いに時間をずらした関 係にある。

【0540】図4に、本実施例における作用を説明する 50 i,i-1, Pi+1,iに各階調電圧(A5.B3)が書き込

ための一例として、液晶パネル10内で隣接する3つの 画素電極 Pi.j-1 , Pi+1.j , Pi+1.j-1 の電位 (画素 電位)の時間的変化を示す。

【0550】いま、(i-1)行のゲート線Yi-1がゲ ート電圧 a A で駆動されるとき、このゲート電圧 a A が 第1フェーズで定常の電圧レベル V1 から中間の電圧レ ベルV2 まで上昇すると、信号蓄積補助容量CS のカッ プリング効果によってi行上で奇数列に属する(i-1)列の画素電極 Pi, i-1 の電位がそれまでの対向電極 電圧 V COM よりも高いレベル(A1) からさらに高いレ ベル (A2) まで上昇する。

【0560】次に、ゲート線Yi-1 上のゲート電圧 dA が第2フェーズで電圧レベルV2 よりさらに高い電圧レ ベルV3まで上がり、それに伴い、信号蓄積補助容量C S のカップリング効果によって該画素電極 Pi,i-1 の電 位が一層高いレベル(A3)まで上がる。

【0570】これと同時に、i行のゲート線Yi上では ゲート電圧 dA が第1フェーズで定常レベル V1 から低 い電圧レベルV4 に下がる。そうすると、(i+1)行 上で奇数列に属する (i-1) 列の画素電極 Pi+1,i-1 の電位は、信号蓄積補助容量CS のカップリング効果に より、それまでの対向電極電圧 V COM よりも低いレベル (C1) からさらに低いレベル (C2) まで低下する。 【0580】同じ (i+1) 行上でも偶数列に属する i 列の画素電極Pi+1.i は、それと対応する信号蓄積補助 容量CS を介して (i+1) 行のゲート線 Yi+1 に電気 的に接続されているので、ゲート線Yi 側からの容量結 合効果はなく、それまでの電位(B1)は変化しない。 【0590】次に、ゲート線Yi-1上のゲート電圧 &A **ΦBを一定時間ずらして交互に線順次走査でゲート線⋯ 30 が第3フェーズで中間の電圧レベル V2に下がると、信** 号蓄積補助容量CS のカップリング効果によって画素電 極 P i , j-1 の電位が第 l フェーズの時のレベル(A 4) まで下がる。同時に、後隣のゲート線Yi上でゲート電 圧 d B が 第 2 フェーズで高い電圧レベル V 2 まで上昇 し、これにより薄膜トランジスタTFTi,i-1 はオン状 態となる。

> 【0600】一方、ゲート線Yi+1 上でゲート電圧 dA が第1フェーズで定常レベルV1 から中間の電圧レベル V2 まで上がり、信号蓄積補助容量CS のカップリング 効果によって画素電極 Pi+1.j の電位がそれまでの電位 (B1) から幾らか高いレベル (B2) まで上がる。同 時に、上記のようにゲート線Yi上のゲート電圧 dBが 第2フェーズで高い電圧レベルV2 に上がることによ り、 p 膜トランジスタTFTi+1.i がオン状態となる。 【0610】この状態の下で、信号線ドライバより、対 向電極電圧 V COM を中心として所定の電圧範囲 V K 内の 電圧レベルを有する各階調電圧が各信号線…Xi-1.X j . Xj+1 …に供給され、オン状態の薄膜トランジスタ TFTi,i-1, TFTi+1,iを介して当該画素電極…P

まれる。

【0620】また、上記のようにゲート線Yi上のゲー ト電圧 a B が第 2 フェーズで高い電圧レベル V 2 まで上 昇することにより、信号蓄積補助容量CS のカップリン グ効果によって次段の (i+1) 行上の画素電極 Pi+1, j-1 の電位がそれまでの対向電極電圧 V COM よりもずっ と低いレベル(C2)から対向電極電圧 V COM を越える レベル(C3)まで大きく上昇する。

【0630】次に、i行のゲート線Yi上のゲート電圧 4Bが第3フェーズで電圧レベルV4まで下がって、薄 10 膜トランジスタ…TFTi.i-1, TFTi+1.i がオフ状 態に戻り、両画素電極…Pi,i-1, Pi+1.i はフローテ ィング状態となる。この時、ゲート線 Yi-1 上でゲート 電圧 dA が定常の電圧レベル V1 に下がる。これによ り、信号蓄積補助容量CS のカップリング効果で画素電 極Pi.i-1 の電位は対向電極電圧 V COM よりも低いレベ ル (A6) まで下がる。一方、ゲート線 Yi+1 上のゲー ト電圧 & A は第2フェーズで高い電圧レベル V2 に上が る。これにより、信号蓄積補助容量CS のカップリング 効果で画素電板 Pi+1.i の電位は対向電極電圧 V COM よ 20 りも高いレベル (B4) まで上がる。

【0640】一方、上記のようにゲート線Yi上のゲー ト電圧 aB が第3フェーズで電圧レベルV4 まで下がる ことにより、信号蓄積補助容量CS のカップリング効果 によって画素電極 P i+1, i-1 の電位が対向電極電圧 V CO M よりも低いレベル (C4) までいったん下がる。しか し、当該ゲート線Yi+1 上のゲート電圧 dA が第2フェ ーズで高い電圧レベル V2 に上がることにより、薄膜ト ランジスタTFTi+1,i-1 がオン状態となる。

【0650】この状態の下で、信号線ドライバより、対 向電極電圧 V COM を中心として所定の電圧範囲 V k 内の 電圧レベルを有する各階調電圧が各個号線…Xi-1.X i , X j+1 …に供給され、当該画素電極… P i+1, j-1 の 電位は対向電極電圧 V COM 付近のレベル(C5)とな

【0660】次に、ゲート線Yi 上のゲート電圧 aB が 第3フェーズの低い電圧レベルV4から定常レベルV1 に戻ると、薄膜トランジスタTFTi.i-1 のゲート・ソ - ス間容量によるフィード・スルー効果で少し上がる。 以後、次のフレーム期間内で自己の選択(告き込み)時 間が来るまで、画素電極Pi.i-1 の電位は対向電極電圧 VOOM よりも低いレベル(A7) に維持される。

【0670】一方、ゲート線Yi+1 上のゲート電圧 & A が第3フェーズで電圧レベルV4 まで下がることによ り、信号蓄積補助容量CSのカップリング効果によって 画素電極Pi+1,jの電位が対向電極電圧VCOM付近のレ ベル (B5) まで下がる。

【0680】また、ゲート線Yi+1 上のゲート電圧 dA が第3フェーズで電圧レベルV2 まで下がって、薄膜ト 極 Pi+1,i-1 はフローティング状態となる。同時に、上 記のようにゲート線Yi上のゲート電圧 dB が宛 3 フェ ーズの低い電圧レベル V4 から定常レベル V1 に上がる ことで、信号蓄積補助容量CS のカップリング効果で画 素電極 Pi+1,i-1 の電位は対向電極電圧 V COM よりも高 いレベル (C6) まで上がる。

16

【0690】次に、ゲート線 Y i+1 上のゲート電圧 d A が第3フェーズの電圧レベルV2 から定常レベルV1 に 下がる。これによって、信号蓄積補助容量CS のカップ リング効果で画素電極 Pi+1,i の電位が対向電極電圧 V COM よりも低いレベル (B6) まで下がる。以後、次の フレーム期間内で自己の選択(書き込み)時間が来るま で、画素電極 Pi+1.i の電位はこの電圧 レベル (B6) に維持される。

【0700】一方、画素電極 Pi+1,j-1 の電位は、上記 のようにゲート線 Y i+1 上のゲート電圧 dA が定常レベ ルV1 に戻った時に薄膜トランジスタTFTi+1, i-1 の ゲート・ソース間容量によるフィード・スルー効果で少 し低下するものの、対向電極電圧 V COM よりも高いレベ ル (C1) に留まる。以後、次のフレーム期間内で自己 の選択(書き込み)時間が来るまで、画素電極 Pi+1,j-1 の電位はこの電圧レベル (C7.) に維持される。

【0710】このように、当該フレーム期間内に、i行 (j-1)列の画素電極Pi,j-1 には対向電極電圧 V CO M よりも低い階調電圧が書き込まれ、(i+1)行i列 の画素電極 Pi+1.i にも対向電極電圧 V COM よりも低い 階調電圧が書き込まれ、(i+1)行(i-1)列の画 素電極 Pi+1,i-1 には対向電極電圧 V COM よりも高い階 調電圧が甞き込まれる。

【0720】次のフレームでは、各ゲート線…Yi-1. Yi 、Yi+1 …を駆動するゲート電圧 aA 、 aB が互い に入れ替わり、偶数行の各ゲート線…Yi-2、 Yi 、 Y i+2…にはゲート電圧 dA が供給され、奇数行の各ゲー ト線…Yi-1, Yi +1…にはゲート電圧 dB が供給され

【0730】これにより、前のフレームのときとは動作 が反対になり、画素電板Pi.j-1 の電位は、ゲート線Y i 上のゲート電圧 oA の前後でC1 ~ C7 のレベル変化 を経て、対向電極電圧 V COM よりも高い階調電圧に反転 する。また、画素電極Pi+1.j の電位は、ゲート線Yi 上のゲート電圧 & A の前後でD1 ~D7 のレベル変化を 経て、対向電極電圧 V COM よりも高い階間電圧に反転す る。画素電極 P i+1, i-1 の電位は、ゲート線 Y i+1 上の ゲート電圧 aB の前後でA1 ~A7 のレベル変化を経 て、対向電極電圧 V COM よりも低い階調電圧に反転す る。

【0740】このように、隣接する3つの画素電極Pi. i-1 . Pi+1.i . Pi+1.i-1 のうち互いに斜め隣のPi. i-1 と P i+1.i には同一フレーム内で対向電極電圧 V CO ランジスタ…TFTi+1,i-1 がオフ状態に戻り、画素電 50 Mに対し同極性の階調電圧が沓き込まれ、それらと列方

17

向または行方向で隣接する画素電極 Pi+1,i-1 には同一フレーム内で逆極性の階調電圧が書き込まれる。

【0750】ここで、互いに上下隣の画素電極Pi,i-1. Pi+1,i-1 の間では、選択(書き込み)時間に1フェーズ分の差があり、同一フレーム内の選択時のレベル変化において一方が(A1~A7)のときは他方が(C1~C7)で、一方が(C1~C7)のときは他方が(A1~A7)であるという関係がある。

【0760】 画素電極 P i+1. j とその上隣(前段)の画素電極 P i, j との間にも、上記のような P i+1. i-1 と P i, i-1 間の関係に相当する関係がある。つまり、選択(告き込み)時間に 1フェーズ分の差があり、同一フレーム内の選択時のレベル変化において一方が(B1~B7)のときは他方が(D1~D7)で、一方が(D1~D7)のときは他方が(B1~B7)であるという関係がある。

【0770】 したがって、同一フレーム内で、画素電極 Pi,j には画素電極 Pi+1,i-1 とは同極性で画素電極 Pi,i-1. Pi+1,i とは逆極性の階調電圧が書き込まれる。

【0780】なお、定常時における各画素電極Pの電位(たとえばA1. A7)は、電圧レベルV2. V4の値を変えることで調整できる。本実施例では、各ゲート電圧 &A. &Bの第1および第3フェーズの電圧レベルをそれぞれ等しい値V2. V4に設定し、しかも対向電極電圧 VCOMに対する電圧レベルV2. V4の差の絶対値を等しい値(5ポルト)に設定している。もっとも、必要に応じて、各フェーズの電位レベルを独立した値に設定することは可能である。後述する他の実施例でもこれと同様のことが当てはまる。

【0790】上記のように、本実施例における液晶パネル構成および容量結合駆動方式によれば、対向電極電圧 VCOM を一定レベルに固定するコモン一定駆動法において、信号蓄積容量Csを用いた容量結合駆動により信号線側の階調電圧の範囲(振幅)VKを小さくし、低電圧型の信号線ドライバの使用を可能とするだけでなく、図28に示すようなドット反転を実現することができる。これにより、低コスト・低消費電力化と高画質化とを両立させることができる。

【0800】次に、図5~図9につき本実施例における 40 ゲート線ドライバGを説明する。

【0810】図5に示すように、このゲート線ドライバ Gは、各ゲート線…Yi-1. Yi. Yi+1 …に対応する D型フリップフロップ…20(i-1). 20(i). 20(i +1)…と、デコーダ…22(i-1). 22(i). 22(i+1) …と、スイッチ…24(i-1). 24(i). 24(i+1) …とを有している。

【0820】 D型フリップフロップ…20(i-1).20 (i).20(i+1)…は、全体で1つのシフトレジスタを 構成している。各フレーム期間の始めにコントローラ1 50

2より論理値HのパルスSが初段のD型フリップフロップ20(1) に与えられる。以降、図6に示すようなタイミングで、クロックCLOCK に同期してこの論理値HのパルスSが順次後続のD型フリップフロップ20(2).20(3).20(4)…に転送される。

【0830】各D型フリップフロップ…20(i-1).20(i).20(i+1)…の出力端子Qに得られる論理値Hのパルス…S(i-1).S(i).S(i+1)…は、図6に示すように各対応するゲート線…Yi-1.Yi.Yi+1…10の選択(活性化)時間またはゲート電圧 & A. & Bの第2フェーズを規定するものであり、各対応するデコーダ…22(i-1).22(i).22(i+1)…に入力される。【0840】図7にデコーダ22の回路構成例を示し、図8にデコーダ22内の各部の信号または電圧の波形を示す。

【0850】各デコーダ22 (たとえば22(i))で は、コントローラ12より図6に示すようなタイミング で2相のクロックCLOCK 、WIDITH が入力端子CLK、W にそれぞれ入力される。また、各対応するフリップフロ 20 ップ20(i) およびその前後の2つのフリップフロップ 20(j-1), 20(j+1) の出力S(j), S(j-1), S(j +1) が入力端子 K. K -1 、K +1 にそれぞれ入力され る。また、コントローラ12からのフレーム反転制御信 号ODD/EVENもしくはODD/EVEN- も入力端子〇/Eに入力 される。両フレーム反転制御信号ODD/EVEN. ODD/EVEN-はフレーム期間毎に反転する互いに相補的な論理値を有 し、ODD/EVENは偶数番目のデコーダ…22(i-2).22 (i) . 2 2 (i+2) …に与えられ、ODD/EVEN- は奇数番目 のデコーダ…22(i-1), 22(i+1)…に与えられる。 【0860】図7において、ORゲート26の出力端子 には両クロックCLK (CLOCK), W (WIDTH)のOR 論理をとった信号Fが得られる。NANDゲート28の 出力端子には、この信号Fと対応するフリップフロップ 20(i) の出力S(i) とのNAND論理をとった信号E 1-が得られる。レベルシフタ32には、この信号E1-と、インバータ30を介してその逆論理値の信号E1と が入力される。レベルシフタ32は、信号E1と同じ論 理値を有する出力信号 S1 を所定の電圧レベルで出力す る。この信号S1は、本実施例におけるゲート電圧 dA 、 dB の第2フェーズを規定する。

【0870】NORゲート34の出力端子には、連続する3つのD型フリップフロップ20(i-1).20(i).20(i+1)からの出力K-1(S(i-1)).K(S(i))、K+1(S(i+1))のNOR論理をとった信号E3が得られる。レベルシフタ38には、この信号E3と、インバータ36を介してその逆論理値の信号E3とが入力される。レベルシフタ38は、信号E3と同じ論理値を有する出力信号S3を所定の電圧レベルで出力する。この信号S3は、本実施例におけるゲート電圧6A、68の全体(第1~3フェーズ)の持続時間を規定

する。

【0880】NORゲート40の出力端子には両信号E 1. E3のNOR論理をとった信号Gが得られる。この 信号GはNANDゲート44. 46の一方の入力端子に 与えられる。

【0890】NANDゲート44の他方の入力端子にはフレーム反転制御信号O/E (ODD/EVENもしくはODD/EVENもしくはODD/EVENもしくはODD/EVENもしくはODD/EVEN)が与えられ、NANDゲート46の他方の入力端子にはインパータ42を介して信号O/Eと逆論理値の信号O/E-が与えられる。これにより、図8に示すよりに、各フレーム期間においてインパータ48.52の出力端子に得られる信号E2、E4のいずれか一方が信号Gと同じタイミングで論理値が変化し、他方は論理値しを維持する。そして、その次のフレーム期間では、反対に、他方が信号Gと同期し、一方が論理値しを維持する。

【0900】レベルシフフタ50、54の出力信号S2、S4は、それぞれ信号E2、E4に対応し、フレーム期間毎に交互にいずれか片方が信号Gに同期して論理値が変化する。信号S2、S4はゲート電圧 &A、&Bの第1および第3フェーズをそれぞれ規定する。当該デコーダ22に対応するゲート線Yに対して、ゲート電圧 &Aを供給するフレームでは信号S2が信号Gに同期し、ゲート電圧 &Bを供給するフレームでは信号S4が信号Gに同期する。

【0910】図9に、スイッチ24の回路構成例を示す。CMOSトランスミッションゲート56.58.60.62の入力端子には、電圧レベル発生回路18よりゲート電圧 & A. & B を形成するための4種類の電圧レベルV1. V2. V3. V4を有する電圧がそれぞれ入 30力される。デコーダ22からの制御信号S1~S4は、それぞれゲート56.58.60.62に与えられる。【0920】図6につき、このスイッチ24の動作を説明する。定常時または非選択時間中は、対応するデコーダ22(たとえば22(i))からの出力信号S1~S4のうちS3だけが論理値H、他は全て論理値Lである。これにより、トランスミッションゲート60だけがオン状態で、電圧レベルV1が当該ゲート線Yiに供給されている。

【0930】前段のゲート線Yi-1 に対応する選択信号 40 S(i-1) が論理値Hになると、S3が論理値Lになると同時に、S2もしくはS4 が論理値Hになる。これにより、トランスミッションゲート58もしくは62だけがオンになり、ゲート電圧 &Aもしくは &B の第1フェーズとして電圧レベルV2もしくはV4 が当該ゲート線Yi に供給される。

【0940】次に、当該ゲート線Yi に対応する選択信号S(i) が論理値Hになると、これに応動してS1 だけが論理値Hになり、トランスミッションゲート56だけがオンになる。この時は、ゲート電圧はAもしくははB

の第2フェーズとして電圧レベルV3 が選択されて、当 該ゲート線Yiに供給される。

【0950】次に、ゲート線Yi+1 に対応する選択信号 S(i+1) が論理値Hになると、この時間中はS2 もしくはS4 だけが論理値Hで、トランスミッションゲート5 8 もしくは62だけがオンになり、ゲート電圧 aA もしくは aB の第3フェーズとして電圧レベルV2 もしくは V4 が当該ゲート線Yi に供給される。

【0960】そして、S2もしくはS4が論理値Hからしに戻ると同時に、S3が論理値LからHに戻り、以後次のフレーム期間の選択時間が来るまでトランスミッションゲート60を介して電圧レベルV1が出力される。【0970】次に、本発明の他の実施例による液晶パネル10の回路構成およびゲート線駆動方法を説明する。【0980】図10に、第2の実施例による液晶パネル10の回路構成を示す。

【0990】この実施例の液晶パネル10では、各列 (たとえば i 列) において全ての画素電極… P i-1, i , P i, i , P i+1, i … がそれぞれ対応する薄膜トランジスタ… T F T i-1, i , T F T i, i , T F T i+1, i … を介して各列分の信号線 X i に電気的に接続され、各行 (たとえば i 行) において全ての薄膜トランジスタ… T F T i, i-1 . T F T i, i , T F T i, i+1 …の制御端子が各行のゲート線 Y i に電気的に接続されている。

【1000】そして、画素電極(たとえばPi,i-1. Pi+1,i)が各対応する信号蓄積補助容量CS を介して1つ前段の行のゲート線(Yi-1. Yi)に電気的に接続される第1の画素と、画素電極(たとえばPi,i. Pi+1.i-1)が各対応する信号蓄積補助容量CS を介して2つ前段の行のゲート線(Yi-2. Yi-1)に電気的に接続される第2の画素とが市松模様のパターンで配置されている

【1010】図11に、この実施例におけるゲート電圧の波形およびタイミングを示すとともに、液晶パネル10内で隣接する3つの画素電極Pi,i、Pi,i-1、Pi+1,i-1の電位(画素電位)の時間的変化を示す。

【1020】この実施例の容量結合駆動方式では、対向電極COMに一定の対向電圧VCOMを印加しながら、図示のように波形の異なる2つのゲート電圧 dA、 dBを1フレーム期間に相当する周期TFで交互に切り換えて各ゲート線…Yi-1, Yi, Yi+1…に供給する。

【1030】一方のゲート電圧 & A は、3つのフェーズ からなり、第1フェーズでは薄膜トランジスタTFTを オンさせる電圧レベル V3 (たとえば25 ボルト)を有し、第2フェーズでは定常の電圧レベル V1 (たとえば5 ボルト)よりも低い電圧レベル V4 (たとえば0 ボルト)を有し、第3フェーズでは定常レベル V1 よりは高く薄膜トランジスタTFTをオフ状態に維持する電圧レベル V2 (たとえば10 ボルト)を有する。

50 【1040】他方のゲート電圧 d B も、3つのフェーズ

からなり、第1のフェーズでは電圧レベルV3 を有し、 第2フェーズでは電圧レベルV2 を有し、第3フェーズ では電圧レベルV4を有する。

【1050】同一フレーム内では、共通のゲート電圧も A もしくは a B がほぼ 1 フェーズ期間の時間間隔でゲー ト線… Y i-1 、 Y i , Y i+1 …に線順次走査で供給され

【1060】図11に示すように、ゲート電圧 aA で駆 動されるフレームでは、第2の画素における画素電極P i.i の電位がA1~A8のレベル変化を経て対向電極電 10 いる。 圧 V COM よりも高いレベルA1 から低いレベルA8 に極 性反転し、それと斜め下隣の第2の画素における画素電 極 P i+1.i-1 の電位 6 1 フェーズ期間遅れて同じ A 1~ A8のレベル変化を経て対向電極電圧 V COM よりも高い レベルA1 から低いレベルA8 に極性反転する。

【1070】一方、第1の画素に係る画素電極Pi,i-1 の電位は、B1 ~ B7 のレベル変化を経て対向電極電圧 VOM よりも低いレベルB1 から高いレベルB7 に極性 反転する。

【1080】ゲート電圧 dB で駆動されるフレームで は、第2の画素における画素電板 Pi.i. Pi+1.i-1 の 電位がC1~C8のレベル変化を経て対向電極電圧VO M よりも低いレベルC1 から高いレベルC8 に極性反転 する一方で、第1の画素における画素電極Pi,i-1 の電 位はD1~D8のレベル変化を経て対向電極電圧 V COM よりも高いレベルD1 から低いレベルD7 に極性反転す

【1090】画素電極Pi,i-1 と斜め下隣の第1の画素 に係る画素電板 Pi+1.i の電位は、1フェーズ期間の遅 れをもって画素電極 Pi.i-1 の電位と同じパターンのレ ベル変化で極性反転する。

【1100】このように、この実施例による液晶パネル 構成および容量結合駆動方式でも、対向電極電圧 V COM を一定レベルに固定するコモン一定駆動法において、低 電圧型の信号線ドライバの使用とドット反転とを同時実 現することができる。

【1110】なお、この実施例による駆動方法を行うに は、上記した第1の実施例における信号線ドライバGに おいて、コントローラ12からのフレーム反転制御信号 ODD/EVEN. ODD/EVEN- をいずれか一方に一本化(共通 化) するとともに、デコーダ22内のロジック回路(図 7)を適当に変更すればよい。

【1120】図12に、第3の実施例による液晶パネル 10の回路構成を示す。

【1130】この実施例の液晶パネル10では、各列 (たとえば i 列) において全ての画素電極… P i-1.i . Pi,i. Pi+1,i …がそれぞれ対応する薄膜トランジス タ…TFTi-1.i、TFTi.i、TFTi+1.i …を介し て各列分の信号線Xiに電気的に接続され、各行(たと えば;行)において全ての薄膜トランジスタ…TFTi、 50 低いレベルD7に極性反転する。

i-1 . TFTi,i . TFTi,i+1 …の制御端子が各行の ゲート線Yiに電気的に接続されている。

22

【1140】そして、画素電極(たとえばPi,i-1. P i+1.i) が各対応する信号蓄積補助容量CS を介して1 つ前段の行のゲート線(Yi-1, Yi) に電気的に接続 される第1の画案と、画案電極(たとえばPi,i、Pi+ 1,i-1) が各対応する信号蓄積補助容量CS を介して1 つ後段の行のゲート線(Yi+1, Yi+2) に電気的に接 続される第2の画素が市松模様のパターンで配置されて

【1150】図13に、この実施例におけるゲート電圧 の波形およびタイミングを示すとともに、液晶パネル1 0内で隣接する2つの画素電極 Pi.i. Pi+1.i の電位 (画素電位) の時間的変化を示す。

【1160】上記した第2実施例と同様に、この実施例 でも、対向電極COMに一定の対向電圧VCOM を印加し ながら、図示のような波形の異なる2つのゲート電圧 & A, dBを1フレーム期間に相当する周期TF毎に交互 に切り換えて各ゲート線…Yi-1、Yi, Yi+1…に供 給し、同一フレーム内では共通のゲート電圧 dA もしく は a B によりほぼ1フェーズ期間の時間間隔でゲート線 ... Y i-1 , Y i , Y i+1 ... を線順次走査で順次駆動す

【1170】一方のゲート電圧 & A は、3つのフェーズ からなり、第1フェーズでは定常の電圧レベル V1 (た とえばるボルト) よりは高く薄膜トランジスタTFTを オフ状態に維持する電圧レベルV2 (たとえば10ボル ト)を有し、第2フェーズでは薄膜トランジスタTFT をオンさせる電圧レベルV3(たとえば25ポルト)を 有し、第3フェーズでは定常レベルV1よりも低い電圧 レベルV4 (たとえば0ポルト)を有する。

【1180】他方のゲート電圧 dB も、3つのフェーズ からなり、第1のフェーズでは電圧レベルV4 を有し、 第2フェーズでは電圧レベルV3 を有し、第3フェーズ では電圧レベルV2 を有する。

【1190】図13に示すように、ゲート電圧 dA で駆 動されるフレームでは、第2の画素における画素電極P i,i の電位がA1 ~A7 のレベル変化を経て対向電極電 圧 V COM よりも高いレベルA1 から低いレベルA7 に極 性反転し、その下隣の第1の画素における画素電極Pi+ 1.j の電位は1フェーズ期間遅れたタイミングでB1~ B8 のレベル変化を経て対向電極電圧 V COM よりも低い レベルB1 から高いレベルB7 に極性反転する。

【1200】ゲート電圧 dB で駆動されるフレームで は、画素電極Pi,iの電位がC1~C7のレベル変化を 経て対向電極電圧VCOM よりも低いレベルC1 から高い レベルC7 に極性反転し、画素電極Pi+1.i の電位は1 フェーズ期間遅れたタイミングでD1~D7 のレベル変 化を経て対向電極電圧 V COM よりも高いレベル D1 から

【1210】図示しないが、画素電極Pi,i の斜め下隣の第2の画素における画素電極Pi+1,i-1 の電位は、画素電極Pi,i の電位よりも1フェーズ期間遅れて同じパターン($A1\sim A7$)、($C1\sim C7$)のレベル変化を経て極性反転する。また、画素電極Pi+1,i の斜め上隣の第1の画素における画素電極Pi,i-1 の電位は、画素電極Pi+1,i の間位よりも1フェーズ期間進み同じパターン($B1\sim B7$)、($D1\sim D7$)のレベル変化を経て極性反転する。

23

【1220】このように、この実施例による液晶パネル 10 構成および容量結合駆動方式でも、対向電極電圧 V COM を一定レベルに固定するコモン一定駆動法において、低電圧型の信号線ドライバの使用とドット反転とを同時実現することができる。

【1230】図14~図18に、この第3実施例の変形例を示す。いずれの変形例も、配線の配置パターンを変形したものであり、回路構成および駆動方法に実質的な変更はない。したがって、上記と同様の作用が奏される。

【1240】図14の変形例は、信号線…Xj-1, Xj, Xj+1…を一定間隔ではなく、2列分を1組…(Xj-2, Xj-1), (Xj, Xj+1), (Xj+2, Xj+1)...として近接させて配線するものである。

【1250】図15の変形例は、ゲート線…Yi-1. Yi. Yi+1…を一定間隔ではなく、2行分を1組…(Yi-3. Yi-2). (Yi-1. Yi). (Yi+1. Yi+2)…として近接させて配線する。

【1260】図16の変形例は、図14の配線方式と第15の配線方式とを合成したものであって、信号線Xおよびゲート線Yの双方を2画素単位に寄せて配線する。 【1270】図17の変形例では、奇数行と偶数行とで位相を180 ずらして各ゲート線…Yi-1、Yi、Yi+1…を1画素の周期で直角に折り曲げて配線する。

【1280】図18の変形例は、図17のゲート線配線 構成に第14の信号線配線構成を合成したものである。 【1290】図19に、第4の実施例による液晶パネル 10の回路構成を示す。

【1300】この実施例の液晶パネル10では、各列 (たとえばi列)において全ての画素電極…Pi-1,i. Pi,i. Pi+1,i…がそれぞれ対応する薄膜トランジス 40 タ…TFTi-1,i. TFTi,i. TFTi+1,i…を介し て各列分の信号線Xiに電気的に接続されている点は上 記した実施例と共通しているが、各行毎に一対のゲート 線… [Y(i-1)+, Y(i-1)-]. [Y(i)+, Y(i)-].

[Y(i+1)+. Y(i+1)-] …が設けられている。

に接続される第1の画素と、薄膜トランジスタ(たとえばTFTi,i-1、TFTi+1,i)の制御端子が各対応する行の第2のゲート線 | Y(i)-、Y(i+1)-1 に電気的に接続されるとともに画素電極(Pi,i-1、Pi+1,i)が1つ前段の行の第2のゲート線 | Y(i-1)-、Y(i)-1 に電気的に接続される第2の画素とが市松模様のパターンで配置されている。

【1320】図20に、この実施例におけるゲート電圧の波形およびタイミングを示すとともに、液晶パネル10内で隣接する4つの画素電極Pi.i. Pi+1.i-1. Pi,i-1. Pi+1.i の電位の時間的変化を示す。ここで、画素電極Pi.i. Pi+1.i-1は第1の画素に係り、画素電極Pi.i-1. Pi+1.i は第2の画素に係る。

【1330】この実施例では、対向電極COMに一定の 対向電圧 V COM を印加しながら、図示のような波形の異 なる2つのゲート電圧 dA、 dB を1フレーム期間に相 当する周期TF で交互に切り換えて各行のゲート線対 (Y+, Y-) に供給し、同一フレーム内ではこれらの ゲート電圧 dA、 dB によりほぼ1フェーズ期間の時間 間隔で1行ずつゲート線を線順次走査で順次駆動する。 【1340】一方のゲート電圧はAは、2つのフェーズ からなり、第1フェーズでは薄膜トランジスタTFTを オンさせる電圧レベルV3(たとえば25ポルト)を有 し、第2フェーズでは定常レベルV1 (たとえばるボル ト) よりは高く薄膜トランジスタTFTをオフ状態にす る電圧レベルV2 (たとえば10ボルト)を有する。 【1350】他方のゲート電圧 dB も、2つのフェーズ からなり、第1のフェーズでは電圧レベルV3を有し、 第2フェーズでは定常レベルV1 よりも低い電圧レベル V4(たとえば0ポルト)を有する。

【1360】図20に示すように、各行において第1の ゲート線 Y+ にゲート電圧 dA が供給され第2のゲート 線Y- にゲート電圧 dB が供給されるフレームでは、第 1の画素における画素電板 Pi.i. Pi+1.i-1 の電位が A1~A6のレベル変化を経て対向電極電圧 V COM より も高いレベルA1 から低いレベルA6 に極性反転し、第 2の画素における画素電極 Pi,i-1 . Pi+1.j の電位が B1~B6のレベル変化を経て対向電極電圧 V COM より も低いレベルB1 から高いレベルB6 に極性反転する。 【1370】また、各行において第1のゲート線Y+ に ゲート電圧 4 B が供給され第2のゲート線 Y = にゲート 電圧 aA が供給されるフレームでは、上記と反対に、第 1の画素における画素電極 Pi,i. Pi+1,i-1 の電位が B1~B7のレベル変化を経て対向電極電圧 V COM より も低いレベルB1 から高いレベルB6 に極性反転し、第 2の画素における画素電板 Pi,i-1. Pi+1.i の電位が A1~A6のレベル変化を経て対向電極電圧 V COM より も高いレベルA1 から低いレベルA6 に極性反転する。 【1380】なお、本発明の液晶表示装置では、各画素 25

信号蓄積補助容量を介して電気的に接続されているゲート線上のゲート電圧のレベルを変化させることにより、容量結合駆動を行って、選択時間中に書き込まれた階調電圧をシフトさせるようにしている。この点に関しては、選択時間の終了時点より容量結合駆動の開始タイミングを少し遅らせる方が安定確実な動作を保証できる。このためには、図20に示すように、各ゲート電圧 & A 。 & B の最後のフェーズ期間を他のフェーズ期間よりも少し長目に設定すればよい。上記した他の実施例でも同様のことが当てはまる。

【1390】このように、この実施例による液晶パネル 構成および容量結合駆動方式でも、対向電極電圧 V COM を一定レベルに固定するコモン一定駆動法において、低 電圧型の信号線ドライバの使用とドット反転とを同時実 現することができる。

【1400】図21に、第4の実施例による液晶パネル10の回路構成の変形例を示す。この変形例は、各行(たとえばi行)における全ての薄膜トランジスタ…TFTi,i-1. TFTi,i-1…の制御端子を第1または第2のゲート線のどちらか一方(図21は第20ゲート線Y(i)-を示す)に電気的に共通接続するものである。他は変更していない。この回路構成においても、上記同様のゲート線駆動方法を使用することができる。

【1410】図22に、この実施例の液晶パネル10(図19)に使用可能な別のゲート線駆動方法を示す。 【1420】この駆動方法では、図22の点線で示すように、対向電極電圧VCOMをゲート線選択時間毎に交互に2つの電圧レベルVc、Vd間で切り換える。このための対向電極駆動回路(図示せず)が設けられる。

【1430】そして、図示のような波形の異なる2つのゲート電圧 & A、 & B を1フェーズ期間だけ時間をずらしてゲート線… Y (i-1)+、 Y (i-1)-、 Y (i)+、 Y (i)-、 Y (i+1)+、 Y (i+1)-… に線順次走査で順次供給し、各ゲート線 Y に対しては1フレーム期間に相当する周期でゲート電圧 & A、 & B を交互に切り換える。

【1440】一方のゲート電圧 & A は、非選択時間中は 対向電極電圧 V COM に同期した第1および第2のフェー ズでそれぞれ薄膜トランジスタTFTをオフ状態に維持 する電圧レベルVe. Vf を有し、選択時間に対応する 40 第1フェーズで薄膜トランジスタTFTをオンにする電 圧レベルVa を有する。

【1450】他方のゲート電圧 & B は、非選択時間中は 対向電極電圧 V COM に同期した第1および第2のフェー ズで薄膜トランジスタTFTをオフ状態に維持する電圧 レベル V e 、 V f を有し、選択時間に対応する第2フェ ーズで薄膜トランジスタTFTをオンにする電圧レベル V b を有する。

【1460】図23に、対向電極電圧VCOM および両ゲート電圧 & A 、 & B の各電圧レベルVa 、 Vb 、 Vc 、

Vd. Ve. Vfの選定例を示す。図中の o C は対向電極電圧 V com を固定する場合の従来方式におけるゲート電圧の波形であり、非選択時間中に薄膜トランジスタTFTをオフ状態に維持する電圧レベル VB と選択時間中に薄膜トランジスタTFTをオンさせる電圧レベル VAとを有する。ここで、VA=V com+VCとする。

【1470】この例では、従来方式の対向電極電圧レベルVcomに対して、本実施例方式の対向電極電圧レベルVCOMの電圧Vc. VdをVc=Vcom+VP. Vc=Vcom-VMと設定し、非選択時間中におけるゲートはA. &Bの電圧レベルVe. VfをVe=VG+VP. Vf=VG-VMと設定し、選択時間中におけるゲート dA. &Bの電圧レベルVa. VbをVa=Vc+VG. Vb=Vd+VGと設定している。

【1480】この駆動方法によれば、図22に示すように、各行の第1のゲート線Y+がゲート電圧 dBで駆動され第2のゲート線Y-がゲート電圧 dAで駆動されるフレームでは、第1の画素における画素電極Pi-1,i-1のPi,iの電位がB1~B6のレベル変化を経て対向電極電圧VCOMよりも相対的に低いレベルから相対的に高いレベルに極性反転し、第2の画素における画素電極Pi-1,i.Pi,i-1の電位がA1~A6のレベル変化を経て対向電極電圧VCOMよりも相対的に高いレベルから相対的に低いレベルに極性反転する。

【1490】また、図示しないが、各行において第1のケート線Y+にゲート電圧 & Aが供給され第2のゲート線Y-にゲート電圧 & Bが供給され第2のゲート線Y-にゲート電圧 & Bが供給されるフレームでは、上記と反対になり、第1の画素における画素電極Pi-1.i-1のPi.i の電位がA1~A6のレベル変化を経て対向電極電圧VCOMよりも相対的に高いレベルから相対的に低いレベルに極性反転し、第2の画素における画素電極Pi-1.i、Pi.i-1の電位がB1~B6のレベル変化を経て対向電極電圧VCOMよりも相対的に低いレベルから相対的に高いレベルに極性反転する。

【1500】なお、図22において、電圧レベルA2、B2は、当該画素電極が信号蓄積補助容量CSを介して電気的に接続されている前段のゲート線が選択されてそのゲート線上のゲート電圧 dA、 dB が電圧レベルVa、 Vb に上昇したことによる容量カップリング効果である。

【1510】このように、図19の液晶パネル構成においては、対向電極電圧を振る方式のゲート線駆動法でも、ドット反転を実現することができる。

【1520】図24に、この第4の実施例における液晶パネル10の回路構成の別の変形例を示す。この変形例では、各画素における画素電極Pと各対応する信号蓄積補助電極を介して電気的に接続される1つ前段の行のゲート線(Y+, Y-)が図19と反対になっている。他の構成は同じである。

50 【1530】つまり、画素電極 (Pi,i, Pi+1,i-1)

27

が1つ前段の行の第2のゲート線 | Y (i-1)-, Y (i) | に電気的に接続される第1の画素と、画素電極 (Pi,i-1, Pi+1,i) が1つ前段の行の第1のゲート線 | Y (i-1)+, Y (i)+| に電気的に接続される第2の画素とが市松模様のパターンで配置されている。

【1540】図25に、この図24の変形例に対するゲート電圧 dA. dBの波形およびタイミングを示す。 【1550】

【発明の効果】以上説明したように、本発明の液晶パネルおよび液晶表示装置によれば、コモン一定駆動法にお 10いて信号線ドライバの負担軽減とドット反転を同時に実現することができる。

【図面の簡単な説明】

【図1】本発明の一実施例によるアクティブマトリクス 方式のフルカラーTFT-LCDの構成を模式的に示す ブロック図である。

【図2】第1の実施例における液晶パネルの回路構成を 示す回路図である。

【図3】第1の実施例におけるゲート電圧の波形および タイミングを示す図である。

【図4】第1の実施例における液晶パネル内の画素電極の電位(画素電位)の時間的変化を示す図である。

【図 5 】実施例におけるゲート線ドライバの回路構成例 を示すプロック図である。

【図 6 】 実施例のゲート線ドライバ内の各部の信号また は電圧の波形およびタイミングを示す図である。

【図7】実施例のゲート線ドライバにおけるデコーダの 回路構成例を示すブロック図である。

【図 8 】 実施例のデコーダ内の各部の信号または電圧の 波形およびタイミングを示す図である。

【図9】実施例のゲート線ドライバにおけるスイッチの 回路構成例を示すブロック図である。

【図10】第2の実施例における液晶パネルの回路構成を示す回路図である。

【図11】第2の実施例におけるゲート電圧の波形およびタイミングと画素電極の電位の時間的変化とを示す図でなる。

【図12】第3の実施例における液晶パネルの回路構成を示す回路図である。

【図13】第3の実施例におけるゲート電圧の波形およ 40 びタイミングと画素電極の電位の時間的変化とを示す図である。

【図14】第3の実施例の一変形例における液晶パネルの回路構成を示す回路図である。

【図15】第3実施例の別の変形例における液晶パネル

の回路構成を示す回路図である。

【図16】第3実施例の他の変形例における液晶パネルの回路構成を示す回路図である。

【図17】 第3 実施例の他の変形例における液晶パネルの回路構成を示す回路図である。

【図18】第3実施例の他の変形例における液晶パネルの回路構成を示す回路図である。

【図19】第4の実施例における液晶パネルの回路構成を示す回路図である。

① 【図20】第4の実施例におけるゲート電圧の波形およびタイミングと画素電極の電位の時間的変化とを示す図である。

【図21】第4の実施例の一変形例における液晶パネルの回路構成を示す回路図である。

【図22】第4の実施例の変形例によるゲート電圧の波 形およびタイミングと画素電極の電位の時間的変化とを 示す図である。

【図23】図22のゲート線駆動法における各種電圧レベルの選定例を示す図である。

20 【図24】 第4の実施例の別の変形例による液晶パネルの回路構成を示す回路図である。

【図25】図24の液晶パネル構造に使用可能なゲート 線駆動法におけるゲート電圧の波形およびタイミングと 画素電極の電位の時間的変化とを示す図である。

【図26】従来のTFT-LCDにおける液晶パネルの 回路構成を示す回路図である。

【図27】従来のTFT-LCDにおけるゲート電圧の 波形およびタイミングと画素電極の電位の時間的変化と を示す図である。

30 【図28】TFT-LCDにおけるドット反転のパターンを示す図である。

【符号の説明】

16

10 液晶パネル

12 コントローラ

14 画像信号処理回路

18 電圧レベル発生回路

G1.G2… ゲート線ドライバ

階調電圧発生回路

S1. S2 ··· 信号線ドライバ

40 …Yi-1, Yi, Yi+1… ゲート線


… X j-1 , X j , X j+1 … 信号線


20 D型フリップフロップ


22 デコーダ


24 スイッチ

[図1]













[図7]




【図5】












[図12]





[3]11]






【図14】












【図23】









【図22】




【図27】



【図24】




[図25]




[图28]

(A)



(B)



...